거절사정

삼성전자주식회사 소송대리인 변리사 이건주

특허청장

특허청 항고심판소 1990.11.28. 자 89항원1253 심결

상고를 기각한다. 상고비용은 출원인의 부담으로 한다.

상고이유를 본다. 1. 구 특허법 제6조 제2항의 규정은 특허출원된 발명이 산업상 이용할 수 있는 신규성이 있는 기술이라고 하더라도 그것이 기존의 기술로부터 용이하게 도출될 수 있는 창작일 때에는 진보성을 결여한 것으로 보고 특허를 부여하지 않고자 하는 취지인바 이와 같은 진보성 유무를 가늠하는 창작의 난이의 정도는 그 기술구성의 차이와 작용효과를 고려하여 판단하여야 하며 출원된 기술의 구성이 선행기술과 차이가 있을 뿐아니라 그 작용효과에 있어서 선행기술에 비하여 현저하게 향상 진보된 것인 때에는 기술의 진보발전을 도모하고자 하는 특허제도의 목적에 비추어 일응 출원발명의 진보성을 인정하는 것이 타당하다 할 것이고 ( 당원 1991.1.15. 선고 90후564 판결 참조) 특허출원된 기술의 작용효과가 선행기술의 작용효과에 비하여 현저하게 진보향상된 것이 아닌 때에는 발명의 진보성을 결여한 것이라고 보아야 할 것이다. 또한 출원된 발명이 공지공용의 기존기술을 종합한 것인 경우에도 선행기술을 종합하는데 각별한 곤란성이 있다거나 이로 인한 작용효과가 공지된 선행기술로부터 예측되는 효과 이상의 새로운 상승효과가 있다고 인정되고, 그 분야에서 통상의 지식을 가진 자가 선행기술에 의하여 용이하게 발명할 수 없다고 보여지는 경우 또는 새로운 기술적 방법을 추가하는 경우에는 발명의 진보성이 인정되어야 할 것이나 그렇지 아니하고 공지공용의 기존기술을 종합하는데 각별한 곤란성이 없다거나 이로 인한 작용효과도 이미 공지된 선행기술로부터 예측되는 효과 이상의 새로운 상승효과가 있다고 볼 수 없는 경우에는 발명의 진보성은 인정될 수 없다고 할 것이다( 당원 1989.11.24. 선고 88후769 판결 참조) 2. 기록에 의하면 본원발명은 반도체 메모리 장치의 어드레스 입력단에 설치되는 어드레스 입력버퍼의 회로에 관한 것으로서 그 요지는 별지 제1도면의 제2도에 도시된 바와 같이 전원전압(VDD)에는 접속되고, 입력전압(VIN)에는 접속되어 있지 아니한 피모스(PMOS) 트랜지스터 (20)의 게이트를 접지하고 각열의 피.엔모스 (P.NMOS) 트랜지스터의 게이트 전극을 공통으로 해서 입력전압(VIN)에 접속시키고, 노오드점에서 인출된 출력전압(VOUT)은 궤환용 트랜지스터 (24)에 의해 출력레벨을 보정 및 안정 유지시켜 주도록 구성되어 있고, 선행기술인 인용발명(1982.6.12. 공개된 일본 공개특허공보 소 57-94984)은 반도체 메모리 장치의 메스크 롬의 회로에 관한 것으로서 별지 제2도면 제3,4도에 도시된 바와 같이 전원전압(VDD)에는 접속되고 입력전압(VIN)에는 접속되어 있지 아니한 피모스(PMOS) 트랜지스터의 게이트를 접지하고, 각 열의 엔모스(NMOS) 트랜지스터의 게이트 전극을 공통으로 해서 입력전압(VIN)에 접속시키고, 피모스(PMOS) 트랜지스터 (1)의 게이트를 피모스(PMOS) 트랜지스터 (6)과 저항(7)로 구성된 바이어스회로 (5)에 연결시켜 출력전압(VOUT)의 출력레벨을 안정 유지시켜 주도록 구성되어 있음을 알 수 있고, 양 발명을 대비하여 보면, 첫째 양 발명은 반도체 메모리 장치에 관한 회로로서 그 적용되는 분야가 동일하고, 둘째 전원전압(VDD)에는 접속되고, 입력전압(VIN)에는 접속되어 있지 아니한 피모스(PMOS) 트랜지스터의 게이트를 접지하고, 각 열의 피모스(PMOS)나 엔모스(NMOS) 트랜지스터의 게이트 전극을 공통으로 해서 입력전압(VIN)에 접속시키고, 출력전압(VOUT)은 궤환용 트랜지스터나 바이어스 회로에 의해 출력레벨을 보정 및 안정 유지시켜 주도록 구성되어 있는 점에서 그 주요부분의 기술적 구성이나 기능이 동일하고, 셋째 그 작용효과에 있어서 본원발명은 종래의 입력버퍼에 비하여 그 처리 속도가 빨라진 것은 사실이나 이는 인용발명의 기술적 특징에 따른 결과로서 인용발명의 기술로부터 예측되는 효과 이상의 새로운 효과는 아니고, 다만 본원발명의 궤환용 트랜지스터와 이에 대응하는 인용발명의 바이어스 회로의 위치가 상이하고, 그 게이트 전극을 공통으로 해서 입력전압(VIN)에 접속시키는 트랜지스터들이 본원발명은 피.엔모스(P.NMOS) 인 데 비하여 인용발명은 엔모스(NMOS)인 차이는 있으나 이는 그 분야에서 통상의 지식을 가진 자가 필요에 따라 용이하게 할 수 있는 단순한 설계적 변경에 불과하고 이로 인한 작용효과상의 상승된 효과가 있다고 볼 수 없다. 3. 원심이 위와 같은 취지에서 본원발명은 진보성이 없는 발명이라고 판단하였음은 정당하고, 소론과 같은 발명의 진보성에 관한 법리오해나 심리미진, 판단유탈 등의 위법이 없다. 그리고 원심결에는 인용발명에 있어서 그 게이트 전극을 공통으로 해서 입력전압(VIN)에 접속시키는 트랜지스터들이 엔모스(NMOS) 인데도 피.엔모스(P.NMOS) 라고 판단한 잘못이 있으나 이를 참작하더라도 본원발명은 그 진보성을 인정할 수 없다고 판단한 결과에 있어서는 정당하므로 위법이라 할 수 없다. 논지는 이유없다. 4. 이에 상고를 기각하고 상고비용은 패소자인 출원인의 부담으로 하기로 관여 법관의 의견이 일치되어 주문과 같이 판결한다. 대법관 김상원(재판장) 박우동 윤영철 박만호